Pat

J-GLOBAL ID：200903073807889500

PLL方式周波数シンセサイザ回路

Inventor： 前田 和男
Applicant, Patent owner： ユニデン株式会社
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1991234856
Publication number (International publication number)：1993090993
Application date： Sep. 13, 1991
Publication date： Apr. 09, 1993
Summary：

【要約】【構成】 コードレス電話機などで複数の送受信周波数を高速で切換える場合などに、通過帯域の異なる複数個のループフィルタを共通の位相ロックループ回路に切換え接続することにより、【効果】 高速で切換えた周波数シンセサイザの周波数を即時に安定させる。

Claim (excerpt)：

それぞれ時定数回路を有して所要周波数毎に異なる複数個のループフィルタを備え、前記所要周波数の切換えに応じ、それらのループフィルタを共通の位相ロックループ(PLL)回路に切換え接続することにより、前記時定数回路にそれぞれ保持した制御電圧を援用して高速の周波数切換えを安定に行ない得るようにしたことを特徴とするPLL方式周波数シンセサイザ回路。

IPC (3)：

H04B 1/40 ,  H03L 7/107 ,  H03L 7/18

FI (2)：

H03L 7/10 C ,  H03L 7/18 Z