Pat

J-GLOBAL ID：200903073818592267

半導体装置の実装構造及び半導体装置の実装方法並びに半導体装置の実装装置

Inventor： 佐藤 英一
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991267485
Publication number (International publication number)：1993109821
Application date： Oct. 16, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】【目的】基板上に能動面を対向し半導体素子を実装する場合に於て、接続部の信頼性が高くかつ導通不良のおこることの無い半導体装置の実装構造及び実装方法並びに実装装置を提供する。【構成】貫通穴を開けた配線基板上に、半導体素子半導体素子を搭載し側面を樹脂封止した後、貫通穴より接続範囲の空間を減圧し、その後貫通穴を封止する。【効果】基板に貫通穴を開け、実装範囲の気体を減圧することにより大気圧により電気的導通をとることで、接続部の界面剥離や浮きによる不良を減少する。

Claim (excerpt)：

半導体素子と、前記半導体素子の電極と対向する位置に接続部を有する配線基板とを、前記半導体素子の能動面と前記配線基板とを対向して配置し電気的に接続を行う半導体装置に於て、前記半導体素子の能動面と対向した配線基板の半導体素子配置範囲に、配線基板の表面と裏面とを貫通する貫通穴を配置し前記半導体装置の周囲と配線基板及び、前記貫通穴は封止され気密構造となりかつ、前記半導体素子と、配線基板との配置範囲の空間部は、大気圧に比して負圧であることを特徴とする半導体装置の実装構造。

IPC (4)：

H01L 21/60 311 ,  H01L 21/28 ,  H01L 21/56 ,  H01L 23/02