Pat

J-GLOBAL ID：200903073870133939

プログラマブル素子の製造方法

Inventor： 本田 浩嗣
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994157200
Publication number (International publication number)：1996023078
Application date： Jul. 08, 1994
Publication date： Jan. 23, 1996
Summary：

【要約】【目的】 プログラマブル素子を作製する領域の窓エッチング時にプログラム用絶縁膜の薄膜化を防止して、電気的特性劣化のないプログラマブル素子の製造方法を提供する。【構成】 プログラマブル素子を作製する窓領域18内でかつプログラム用絶縁膜13上に位置するシリコン酸化膜16、および非晶質シリコン層14を、最初にドライエッチング法で途中までエッチングし、残りをウエットエッチング法でエッチングすることにより、下地のプログラム用絶縁膜13のドライエッチングによる薄膜化を防止する。

Claim (excerpt)：

半導体基板上もしくは配線上に形成されたプログラム用絶縁膜を電気的に破壊させて書き込みを行うプログラマブル素子の製造方法であって、前記プログラマブル素子を作製する窓領域内でかつ前記プログラム用絶縁膜上に位置する絶縁膜を、ドライエッチング法とウエットエッチング法との二種類のエッチング技術を用いて除去する工程を有することを特徴とするプログラマブル素子の製造方法。

IPC (3)：

H01L 27/10 431 ,  H01L 21/302 ,  H01L 21/82

FI (2)：

H01L 21/302 Z ,  H01L 21/82 F