Pat

J-GLOBAL ID：200903073958050138

プログラム検証装置および方法

Inventor： 青山 幸治
Applicant, Patent owner： ソニー株式会社
Agent (1)： 稲本 義雄
Gazette classification：公開公報
Application number (International application number)：1997073200
Publication number (International publication number)：1998269189
Application date： Mar. 26, 1997
Publication date： Oct. 09, 1998
Summary：

【要約】【課題】 プログラム開発に要する時間を低減する。【解決手段】 検証に使用するプロセッサブロック7-iの個数iが、1から、そのプログラムが処理される実機のプロセッサブロック数PBMaxまでに順次設定される。そして、各プロセッサブロック数iに対して、jを1から(PBMax-i+1)まで変化させることにより、番号jから番号(j+i-1)までのi個のプロセッサブロック7-j乃至7-(j+i-1)を使用した検証が、(PBMax-i+1)通り行われる。各検証により良好な結果が得られなかった場合、デバッグが適宜行われる。そして、最後に、PBMax個のプロセッサブロック7-1乃至7-PBMaxを使用した検証が行われる。

Claim (excerpt)：

複数のプロセッサブロックを有する情報処理装置により処理されるプログラムを検証するプログラム検証装置において、第1の数のプロセッサブロックを有する処理手段と、前記第1の数のプロセッサブロックのうち、検証に使用する第2の数のプロセッサブロックを選択する選択手段と、前記プログラムに対応する命令コードを前記処理手段に供給する供給手段と、前記検証の結果を出力する出力手段とを備えることを特徴とするプログラム検証装置。

IPC (2)：

G06F 15/16 450 ,  G06F 11/28 340

FI (2)：

G06F 15/16 450 Z ,  G06F 11/28 340 A