Pat
J-GLOBAL ID：200903074017268790
半導体装置およびその製造方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993270650
Publication number (International publication number)：1995122745
Application date： Oct. 28, 1993
Publication date： May. 12, 1995
Summary：
【要約】【目的】信頼性が高く、特性面で安定なノーマリーオン型の縦型パワーMOSFETを有する半導体装置を低コスト、高歩留りで製造し得る方法を提供する。【構成】基板表面に対して二重拡散によりチャネル領域12およびソース領域13を形成し、このチャネル領域およびソース領域の一部を貫いて基板に達するようにトレンチ14を形成し、このトレンチの内壁に絶縁膜15を形成した後、トレンチ中間部までイオン注入マスク材16を埋め込んだ状態でトレンチ側面領域にチャネルイオン注入を行ってチャネル部をディプレション化し、この後、トレンチにゲート引き出し電極18を埋め込むことを特徴とする。
Claim (excerpt)：
第1導電型の半導体基板と、この半導体基板の主面に設けられた低不純物濃度を有するドレイン領域用の第1導電型の第1の半導体層と、この第1の半導体層の上面に設けられたチャネル領域形成用の第2導電型の第2の半導体層と、この第2の半導体層の表層部の一部に設けられたソース領域用の第1導電型の第3の半導体層と、この第3の半導体層の表面から前記第2の半導体層の一部を貫いて前記第1の半導体層に達するように設けられた断面ほぼU字状の溝の内壁面に形成されたゲート絶縁膜用の第1の絶縁膜と、このゲート絶縁膜上で前記溝の中間部まで埋め込まれたイオン注入マスク材と、このイオン注入マスク材上に形成された第2の絶縁膜と、この第2の絶縁膜上で前記溝を埋めるように設けられたゲート引き出し電極と、このゲート引き出し電極上、前記第1の半導体層の表面上、前記第2の半導体層の表面上および、前記第3の半導体層の表面上を覆うように設けられた第3の絶縁膜と、この第3の絶縁膜に設けられたコンタクトホールを介して前記ゲート引き出し電極にコンタクトするゲート電極と、前記第3の絶縁膜に設けられたコンタクトホールを介して前記第2の半導体層の表面および第3の半導体層の表面に共通にコンタクトするソース電極と、前記半導体基板の裏面に設けられたドレイン電極とを具備することを特徴とする半導体装置。
IPC (3)：
H01L 29/78
, H01L 21/265
, H01L 21/306
H01L 29/78 321 V
, H01L 21/265 V
, H01L 21/302 P
, H01L 29/78 321 X
