Pat

J-GLOBAL ID：200903074046788418

半導体記憶装置

Inventor： 古野 克尚
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1993311156
Publication number (International publication number)：1995142606
Application date： Nov. 16, 1993
Publication date： Jun. 02, 1995
Summary：

【要約】【目的】 歩留り低下を起こさず、イコライズ時間及びプリチャージ時間の短縮化を可能としたイコライズ回路及びプリチャージ回路を提供する。【構成】 互いに隣り合う所定の2本のワード線をダミーのワード線とし、この2本のダミーワード線DWL1,DWL2に繋がっているダミーの一対のメモリセル11n ,12n (n=0,1,2,......)相互間において蓄積ノードN1,N2をショートするとともに、一対のメモリセル111 ,121 の各々における蓄積ノードN1,N2とセルプレート25とをショートし、同一のメモリセルをイコライズ・プリチャージ用トランジスタとして用いてイコライズ回路及びプリチャージ回路を構成する。

Claim (excerpt)：

メモリセルアレイのビット線対を短絡するイコライズ回路を備えた半導体記憶装置であって、前記イコライズ回路は、前記メモリセルアレイの互いに隣り合う所定の2本のワード線とビット線対の各々との間に接続された一対のメモリセルによって構成されるとともに、前記一対のメモリセル相互間において蓄積ノードがショートされており、前記2本のワード線にイコライズコントロール信号が印加されることを特徴とする半導体記憶装置。

IPC (3)：

H01L 21/8242 ,  H01L 27/108 ,  G11C 11/409

FI (3)：

H01L 27/10 325 P ,  G11C 11/34 353 F ,  H01L 27/10 325 C