Pat

J-GLOBAL ID：200903074067890034

薄膜トランジスタ

Inventor： 島野 卓也 ,  福田 加一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 樺澤 襄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991206968
Publication number (International publication number)：1993048099
Application date： Aug. 19, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】 電極間の導通、電流の漏洩による製品歩留まりの低下を招かない薄膜トランジスタを提供する。【構成】 薄膜トランジスタ1は基板2上にゲート電極3を形成する。モノシランを用いて、化学気相成長法で酸化硅素膜4をゲート電極3上に形成する。テトラエチルオルソシリケート(TEOS)を用いて常圧CVD法により、酸化硅素膜5を酸化硅素膜4上に形成する。プラズマCVD法により窒化硅素膜6を酸化硅素膜5上に形成する。酸化硅素膜4,5および窒化硅素膜6で、積層構造のゲート絶縁膜7を構成する。窒化硅素膜6上に非晶質硅素膜8を形成する。非晶質硅素膜8上に無機保護膜9を形成し、所定の形状に加工する。無機保護膜9上に低抵抗半導体薄膜10を形成し、チャンネル領域11、ソース領域12、ドレイン領域13を形成する。ソース電極14、ドレイン電極15を形成する。

Claim (excerpt)：

複数の絶縁膜による積層構造からなるゲート絶縁膜を有し、非晶質硅素膜を用いた薄膜トランジスタにおいて、前記ゲート絶縁膜のうち下層から2番目以降の上層に位置する絶縁膜に、少なくともテトラエチルオルソシリケートを原料に含む化学気相成長法によって作製した酸化硅素膜を用いたことを特徴とする薄膜トランジスタ。

IPC (4)：

H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/316 ,  H01L 27/12