半導体装置およびその作製方法

Inventor： , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：2000101787
Publication number (International publication number)：2001068680
Application date： Apr. 04, 2000
Publication date： Mar. 16, 2001
Summary：

【要約】【課題】半導体装置の各回路に配置されるボトムゲート型または逆スタガ型のTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。【解決手段】画素TFTのnチャネル型TFT169のLDD領域159〜162は、チャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるように配置し、駆動回路とのnチャネル型TFT168のLDD領域153、154は、チャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるように配置され、駆動回路のpチャネル型TFT167のLDD領域148、149は、チャネル保護絶縁膜と重なり、かつ、ゲート電極と重なるように配置する。

Claim (excerpt)：

表示領域に設けた画素TFTと、該表示領域の周辺に設けた駆動回路のnチャネル型TFTとpチャネル型TFTを同一の基板に有する半導体装置において、前記画素TFTと前記nチャネル型TFTとpチャネル型TFTのそれぞれは、活性層と、該活性層に設けられたLDD領域と、該活性層と前記基板との間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し、前記画素TFTと前記nチャネル型TFTのLDD領域は、当該ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のpチャネル型TFTのLDD領域は、当該ゲート電極と全てが重なるように配置されていることを特徴とする半導体装置。

IPC (5)：

H01L 29/786 , G02F 1/1368 , G09F 9/00 348 , G09F 9/30 338 , H01L 21/336

FI (5)：

H01L 29/78 612 B , G09F 9/00 348 C , G09F 9/30 338 , G02F 1/136 500 , H01L 29/78 616 A

F-Term (122)：

2H092GA29 , 2H092JA26 , 2H092JA34 , 2H092JA37 , 2H092JA46 , 2H092JB22 , 2H092JB31 , 2H092JB51 , 2H092JB57 , 2H092JB69 , 2H092KA04 , 2H092KA10 , 2H092KB24 , 2H092KB25 , 2H092MA08 , 2H092MA10 , 2H092MA15 , 2H092MA19 , 2H092MA27 , 2H092MA29 , 2H092MA30 , 2H092NA25 , 2H092NA26 , 2H092PA03 , 2H092RA05 , 5C094AA13 , 5C094BA03 , 5C094BA43 , 5C094EA04 , 5C094EA07 , 5C094EB05 , 5F110AA01 , 5F110AA06 , 5F110AA14 , 5F110BB02 , 5F110BB04 , 5F110CC08 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110EE01 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE23 , 5F110EE28 , 5F110EE29 , 5F110EE34 , 5F110EE43 , 5F110EE44 , 5F110EE48 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF28 , 5F110FF30 , 5F110FF35 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG32 , 5F110GG33 , 5F110GG34 , 5F110GG43 , 5F110GG45 , 5F110GG51 , 5F110GG55 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ17 , 5F110HJ23 , 5F110HL03 , 5F110HL04 , 5F110HL06 , 5F110HL07 , 5F110HL12 , 5F110HL23 , 5F110HM15 , 5F110NN01 , 5F110NN02 , 5F110NN03 , 5F110NN04 , 5F110NN12 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN34 , 5F110NN36 , 5F110NN41 , 5F110NN42 , 5F110NN44 , 5F110NN46 , 5F110NN47 , 5F110NN54 , 5F110NN58 , 5F110NN72 , 5F110NN78 , 5F110PP02 , 5F110PP03 , 5F110PP04 , 5F110PP06 , 5F110PP10 , 5F110PP34 , 5F110PP35 , 5F110QQ09 , 5F110QQ12 , 5F110QQ24 , 5F110QQ25 , 5F110QQ28 , 5G435AA14 , 5G435AA16 , 5G435AA17 , 5G435CC09 , 5G435KK05 , 5G435KK09

Patent cited by the Patent：

Cited by applicant (2)

特開昭60-186053
半導体装置およびその作製方法
Gazette classification：公開公報 Application number：特願平9-249817 Applicant：株式会社半導体エネルギー研究所

Cited by examiner (1)

特開昭60-186053

Return to Previous Page