Pat

J-GLOBAL ID：200903074238748983

半導体装置及びその製造方法

Inventor： 森田 清之 ,  上野山 雄 ,  森本 廉 ,  幸 康一郎 ,  空田 晴之
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998077470
Publication number (International publication number)：1999017184
Application date： Mar. 25, 1998
Publication date： Jan. 22, 1999
Summary：

【要約】【課題】 バンド間トンネル電導を用いた半導体素子におけるp-n接合の順バイアス電流を抑制できるようにする。【解決手段】 p型Siよりなる半導体基板11の上部には、互いに間隔をおいて縮退するように形成された、p型拡散層12とn型拡散層13とが形成されている。n型拡散層13と半導体基板11との界面には厚さが1.5nm〜5nmの酸化シリコンよりなるトンネル障壁膜14が形成されている。p型拡散層12及びn型拡散層13の各不純物濃度は少なくとも1×1019cm-3であるため、p型拡散層12のフェルミ準位は価電子帯中に位置し、且つ、n型拡散層13のフェルミ準位は伝導帯中に位置するので、共に縮退状態にある。半導体基板11の主面上のp型拡散層12及びn型拡散層13の間にはゲート絶縁膜15を介して高濃度n型ポリシリコンよりなるゲ-ト電極16が形成されている。

Claim (excerpt)：

半導体基板上にそれぞれ形成されており、フェルミ準位が伝導帯中に位置する縮退した高濃度n型半導体層と、フェルミ準位が価電子帯中に位置する縮退した高濃度p型半導体層と、前記高濃度n型半導体層と前記高濃度p型半導体層との間にトンネル電流が流れるように形成されたトンネル障壁膜とを備えていることを特徴とする半導体装置。

IPC (6)：

H01L 29/78 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/66 ,  H01L 29/786 ,  H01L 29/88

FI (7)：

H01L 29/78 301 J ,  H01L 29/66 ,  H01L 27/10 381 ,  H01L 29/78 613 B ,  H01L 29/78 616 S ,  H01L 29/78 622 ,  H01L 29/88 F