Pat
J-GLOBAL ID：200903074243477823
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1992341421
Publication number (International publication number)：1994168952
Application date： Nov. 27, 1992
Publication date： Jun. 14, 1994
Summary：
【要約】【目的】 真性ベースをエピタキシャル法で形成するバイポーラトランジスタにおいて、ベースリンク領域のベース抵抗を低減させる。【構成】 エピタキシャル層(コレクタ領域)3上の、酸化膜5に形成された開口101内に十分不純物濃度の高いシリコン層12、13を成長させ、窒化膜11をマスクとしてエッチングして、ベースリンク領域(12、13)を形成する。所望の不純物濃度の真性ベース膜14を成長させた後、側壁酸化膜15を形成し、酸化膜15で囲まれた領域内にエミッタ領域となる単結晶シリコン膜16を形成する。
Claim (excerpt)：
第1の絶縁膜(4)に囲繞されて形成された第1導電型の第1の半導体領域(3)と、前記第1の絶縁膜上および前記第1の半導体領域上に形成され、前記第1の半導体領域上に開口(101)を有する第2の絶縁膜(5)と、前記第1の半導体領域上に前記開口の側面を覆うように形成された、前記第2の絶縁膜の膜厚とほぼ同じ膜厚を有する高不純物濃度で第2導電型の第2の半導体領域(12、13)と、前記第1の半導体領域上および前記第2の半導体領域の側面を覆うように形成された、前記第2の絶縁膜の膜厚より薄い膜厚を有する第2導電型の第3の半導体領域(14、14a、14b)と、前記第3の半導体領域の側面を覆う側壁絶縁膜(15)と、前記側壁絶縁膜に囲まれて前記第3の半導体領域上に形成された第1導電型の第4の半導体領域(16、16a、16c)と、を備える半導体装置。
IPC (2)：
Return to Previous Page
