Pat

J-GLOBAL ID：200903074279998145

薄膜半導体装置及びその製造方法

Inventor： 劒持 雅人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1993324411
Publication number (International publication number)：1995183526
Application date： Dec. 22, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】 (修正有)【目的】 接触不良がなく信頼性に優れ、コンタクト抵抗の少ない良好な動作特性を有する薄膜半導体装置を提供することにある。【構成】 ソース領域6・ドレイン領域7上にそれぞれTi層9等の金属層とシリコンとの反応によりシリサイドからなる保護層10、11を選択的に形成して、このエッチングレートの小さい材料からなる保護層10、11によって覆われた活性層2を保護し、それ以外のエッチングで除去すべき層間絶縁膜12等の材料よりもエッチングレートを小さくすることにより、コンタクトホール穿設時のエッチング工程による活性層2の上面の消失あるいは損失を防ぐことができる。また、保護層10、11によって覆われたソース領域6・ドレイン領域7上面のコンタクト抵抗をも低減でき、TFTの動作特性を良好なものとすることができる。

Claim (excerpt)：

ソース領域およびドレイン領域およびチャネル領域を有する活性層と、該活性層の少なくとも前記ソース領域および前記ドレイン領域を覆うように形成された層間絶縁層と、該層間絶縁層に穿設され、前記活性層の前記ソース領域および前記ドレイン領域の少なくとも一部分をそれぞれ露出させるコンタクトホールと、前記コンタクトホールを通って前記ソース領域および前記ドレイン領域にそれぞれ接続されるソース電極およびドレイン電極を備えた薄膜半導体装置において、前記活性層の少なくとも前記コンタクトホールによって前記層間絶縁層から露出する部分を被覆するようにシリコン系合金または高融点金属を材料として形成された保護層を具備することを特徴とする薄膜半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (2)：

H01L 29/78 311 P ,  H01L 29/78 311 N

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-147629
  
• 特開平3-129326
  
• 特開昭60-176264
  
• 特開平2-042419