Pat

J-GLOBAL ID：200903074393737823

3次元CCD映像センサー

Inventor： リイ・ソン・ミン
Applicant, Patent owner： ゴールド スター エレグトロン カンパニー リミテッド
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1991197467
Publication number (International publication number)：1994132513
Application date： Jul. 12, 1991
Publication date： May. 13, 1994
Summary：

【要約】 (修正有)【目的】 本発明は、3次元CCD映像センサーに関し、特に、SOI構造を利用して解像度を向上するようにしたものである。【構成】 2次元表面には所定の間隔を有する複数のN型受光部10連続配列形成し、前記各N型受光部10下方にこれと対応するN型VCCD領域7を形成し、各N型受光部10とN型VCCD領域7間には所定面積の電荷電送通路を除外し所定の厚さのp+ 型電荷電送障壁を形成する。本発明によれば、2次元の表面は全く光を受光することができる複数の受光部10とみなされ、光に相応する信号電荷を電送するためのCCD領域は3次元で前記N型受光部10の下方に位置するので、フィルフェクターを高める。

Claim (excerpt)：

基板上に所定の厚さで酸化膜を形成し、この酸化膜上にクロック信号を加えるために所定の間隔で複数のゲート電極を反復形成し、このゲート酸化膜上には、所定の厚さのP型エピタキシャル層を形成し、このP型エピタキシャル層の表面部位と基低部位には、それぞれ光を受光するためのN型受光部とこのN型受光部から生成する光の信号電荷を入力するためのN型VCCD領域とを相互対称するように形成する形態を連続的に配列し、各N型受光部とこれと対応するN型VCCD領域との間には光の信号電荷を電送する電荷電送通路を外に所定の厚さのp+ 型電荷電送障壁を形成し、所定のクラック信号が印加すると、前記各N型受光部の下方に蓄積した信号電荷はこれと対応するN型VCCD領域に移動するように構成したことを特徴とする3次元CCD映像センサー。

IPC (2)：

H01L 27/148 ,  H04N 5/335