Pat

J-GLOBAL ID：200903074428571010

MOS型半導体装置とその製造方法

Inventor： 南條 健
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1995301972
Publication number (International publication number)：1997121050
Application date： Oct. 25, 1995
Publication date： May. 06, 1997
Summary：

【要約】【課題】 微細MOSトランジスタのホットキャリア耐性等の信頼性を確保したまま、速度性能を十分に高める。【解決手段】 ゲート電極104と素子分離領域102を注入マスクとしたイオン注入法によりN-層105を形成し、ゲート電極側面に第1の側壁絶縁膜106を形成する。その後、半導体基板全面に高融点金属膜108を堆積し、RTA法によりシリサイド層109を形成する。TEOS-O3を用いたCVD法によりシリコン酸化膜を堆積させ、エッチバック法により第2の側壁絶縁膜110を形成する。その後、第1の側壁絶縁膜106、第2の側壁絶縁膜110、ゲート電極104及び素子分離領域102を注入マスクにしてシリサイド層109越しのイオン注入法により、N+層107を形成する。

Claim (excerpt)：

半導体基板表面で互いに対向してソース電極とドレイン電極が形成され、両電極に挾まれたチャネル領域上にはゲート酸化膜を介してゲート電極が形成され、ソース電極とドレイン電極は高濃度の不純物拡散層と、それよりもチャネル側に形成された低濃度の不純物拡散層との2段階の不純物拡散層からなるLDD構造をなしているMOS型半導体装置において、前記高濃度不純物拡散層のほぼ全面上部とそれにつながる前記低濃度不純物拡散層の少なくとも一部の上部領域に、拡散層の低抵抗化のための金属シリサイド層が形成されていることを特徴とするMOS型半導体装置。

IPC (5)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/283 ,  H01L 29/43

FI (5)：

H01L 29/78 301 P ,  H01L 21/28 301 S ,  H01L 21/283 N ,  H01L 29/62 G ,  H01L 29/78 301 L