Pat

J-GLOBAL ID：200903074503093358

MIS型半導体記憶装置

Inventor： 中村 邦雄
Applicant, Patent owner： 山口日本電気株式会社
Agent (1)： 鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1991354350
Publication number (International publication number)：1993175448
Application date： Dec. 20, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 1トランジスタメモリセルの容量部の容量増大を図る一方で、その歩留り及び信頼性を改善する。【構成】 1トランジスタ型メモリセルの容量部に溝1aを形成し、この溝の側面及び底面に半球状の微小な凹凸を持つ電荷蓄積用の電極4が形成され、この電極表面に設けた容量絶縁膜5を介して、溝内に容量電極6が埋め込まれた構成とする。例えば、電荷蓄積用の電極4は、半球状のグレインを表面に成長させた多結晶シリコン膜で構成する。このように、電荷蓄積用の電極4に微小な凹凸を設けることで、その表面積を増大させ、メモリセル容量の増大を図り、溝或いは電極等、容量部の形成を容易にし、歩留り及び信頼性を改善する。

Claim (excerpt)：

1個の絶縁ゲート型電界効果トランジスタ及び1個の容量より構成された1トランジスタ型メモリセルを含むMIS型半導体記憶装置において、容量部の半導体基板内に溝を形成し、この溝の側壁及び底面に半球状の微小な凹凸を持つ電荷蓄積用の電極が形成され、この電極表面に設けた容量絶縁膜を介して、溝内に容量電極が埋め込まれていることを特徴とするMIS型半導体記憶装置。