Pat

J-GLOBAL ID：200903074517201021

半導体記憶装置

Inventor： 三本 敏雄
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1991330876
Publication number (International publication number)：1993167010
Application date： Dec. 13, 1991
Publication date： Jul. 02, 1993
Summary：

【要約】【構成】メモリセルのキャパシタが、アクセストランジスタのソース領域上に形成された第1のキャパシタ電極と、第1のキャパシタ電極に対向する第2のキャパシタ電極と、第1及び第2のキャパシタ電極間に設けられた強誘電体膜(比誘電率10以上)とを有し、その強誘電体膜が、複数のメモリセルのうち一群のメモリセルに共通する連続した膜である半導体記憶装置。【効果】微細加工の困難な材料である強誘電体膜を用いているが、その微細加工が不要であるため、微細なキャパシタが再現性良く、また高歩留りで形成される。このため、高集積の半導体記憶装置が安価に得られる。

Claim (excerpt)：

半導体基板と該半導体基板上に配列された複数のメモリセルとを備え、該複数のメモリセルの各々は、アクセストランジスタと該アクセストランジスタに電気的に接続されたキャパシタとを有し、該アクセストランジスタは、該半導体基板中に形成されたソース領域及びドレイン領域を有し、該キャパシタは、該ソース領域上に形成された第1のキャパシタ電極と該第1のキャパシタ電極に対向する第2のキャパシタ電極と該第1及び第2のキャパシタ電極間に設けられた誘電体膜とを有する半導体記憶装置であって、該誘電体膜は、該複数のメモリセルのうち一群のメモリセルに共通する連続した強誘電体膜である半導体記憶装置。

IPC (2)：

H01L 27/04 ,  H01L 27/108