Pat

J-GLOBAL ID：200903074554990184

薄膜トランジスタの製造方法

Inventor： 井窪 克昌 ,  三谷 康弘 ,  田仲 広久 ,  森本 弘
Applicant, Patent owner： シヤープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1991213950
Publication number (International publication number)：1993055253
Application date： Aug. 26, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】 ソース電極およびドレイン電極と半導体層間におけるリークの発生を抑制することができ、結果的に大電流を用いるアクティブマトリクス型表示装置に適した薄膜トランジスタの製造方法を実現する。【構成】 絶縁性基板1上にゲート電極2を形成し、続いてこのゲート電極2を覆うようにして絶縁製基板1上にゲート絶縁膜3を堆積し、その上に半導体層4aを形成する。次いで、半導体層4aの中央部上方にチャネル保護膜5を形成する。次いで、後に形成されるソース電極7側に相当する左斜め上方より絶縁性基板1に対して加速電圧1keV〜100keVの条件下でイオンを注入する。これにより、チャネル保護膜5の下に不純物が打ち込まれたコンタクト層6aが形成される。続いて、後に形成されるドレイン電極8側に相当する右斜め上方より同様にしてイオンを注入し、コンタクト層6aの反対側にコンタクト層6bを形成する。

Claim (excerpt)：

絶縁性基板上に、該絶縁性基板側よりゲート電極、ゲート絶縁膜および半導体層を順次形成する工程と、該半導体層の幅方向中央部の上に該半導体層よりも狭幅になったチャネル保護膜を形成する工程と、該絶縁性基板に対して斜め上方よりイオンを注入し、該半導体層の幅方向両端から該チャネル保護膜の下方であって該チャネル保護膜の幅方向両端から若干内側に偏位した部分にわたってコンタクト層を形成する工程と、該絶縁性基板上にソース電極およびドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法。

IPC (5)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 21/265 ,  H01L 27/12

FI (2)：

H01L 29/78 311 P ,  H01L 21/265 V