Pat

J-GLOBAL ID：200903074568667408

半導体記憶装置の製造方法

Inventor： 城地 和子 ,  田首 篤
Applicant, Patent owner： 新日本製鐵株式会社
Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1996168418
Publication number (International publication number)：1997331043
Application date： Jun. 07, 1996
Publication date： Dec. 22, 1997
Summary：

【要約】【課題】 キャパシタを精度良く形成することができるようにして、歩留りを向上させることが可能な半導体記憶装置の製造方法を提供する。【解決手段】 半導体基板1上に、素子分離酸化膜2、不純物拡散層6、ゲート電極4、多結晶Si膜のパターン7を形成した後に平坦化層8を形成し、次いで、前記不純物拡散層6の上にホール10を設け、多結晶Si膜11を形成する。次に、ポジ型フォトレジスト12を回転塗布及び露光現像してキャパシタの下部電極16となる予定の領域以外の多結晶Si膜11を露出、エッチングした後に、ポジ型フォトレジスト12を除去することにより円筒形のキャパシタ11′を形成してキャパシタの下部電極16とする。次に、前記キャパシタの下部電極16上に誘電膜(不図示)をCVD法により形成し、更に前記誘電膜上に多結晶Si膜14を形成してキャパシタ上部電極として円筒形キャパシタを形成する。

Claim (excerpt)：

半導体基板上に形成されたゲート電極と、前記ゲート電極の端部近傍の下に位置する半導体基板の表層に形成された拡散層と、前記拡散層に接して形成された第1の多結晶シリコン膜とを有する半導体記憶装置の製造方法において、前記半導体基板、ゲート電極及び第1の多結晶シリコン膜上に、前記第1の多結晶シリコン膜の膜厚よりも厚い膜厚を持つ絶縁膜を形成する第1の工程と、前記第1の多結晶シリコン膜が露出するように前記絶縁膜を除去して、前記絶縁膜の側面を内壁として前記第1の多結晶シリコン膜を底部に含む開孔部を形成する第2の工程と、前記絶縁膜の上面、及び前記開孔部内の絶縁膜の側面と前記第1の多結晶シリコン膜とを覆うように第2の多結晶シリコン膜を形成する第3の工程と、前記開孔部が埋まるように、前記第2の多結晶シリコン膜上にポジ型フォトレジストを塗布する第4の工程と、前記開孔部の内部は前記ポジ型フォトレジストで埋められ、前記絶縁膜の上面は前記第2の多結晶シリコン膜が露出するように前記ポジ型フォトレジストを除去する第5の工程と、前記第5の工程後に、前記露出している第2の多結晶シリコン膜を除去する第6の工程と、前記第6の工程後、前記絶縁膜を除去する第7の工程と、前記第7の工程後、前記第2の多結晶シリコン膜の表面を覆うように誘電体膜を形成する第8の工程と、前記誘電体膜上に第3の多結晶シリコン膜を形成する第9の工程とを備えることを特徴とする半導体記憶装置の製造方法。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 621 C ,  H01L 27/04 C