Pat
J-GLOBAL ID:200903074613121470

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 岡本 啓三
Gazette classification:公開公報
Application number (International application number):1997176654
Publication number (International publication number):1999026722
Application date: Jul. 02, 1997
Publication date: Jan. 29, 1999
Summary:
【要約】【課題】DRAMに用いられるキャパシタの電極の形成方法の改善に関する。【解決手段】 半導体基板11上に下部電極19Aを形成する工程と、下部電極19A上に強誘電性を有する誘電体膜19Bを形成する工程と、誘電体膜19B上に上部電極19Fを形成する工程とを有するDRAMのキャパシタの製造方法であって、上部電極19Fを形成する工程は、誘電体膜19B上に第1の金属窒化膜19Cを形成する工程と、その上に水素吸蔵合金薄膜19Dを形成する工程と、その上に第2の金属窒化膜19Eを形成する工程とを有すること。
Claim (excerpt):
半導体基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有するDRAMのキャパシタであって、前記上部電極は、前記誘電体膜上に形成された第1の導電体膜と、前記第1の導電体膜上に形成された水素吸蔵合金薄膜と、前記水素吸蔵合金薄膜上に形成された第2の導電体膜とを有することを特徴とする半導体装置。
IPC (7):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4):
H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 621 A ,  H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page