Pat
J-GLOBAL ID:200903074620105740

薄膜トランジスター及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 蔦田 璋子 (外1名)
Gazette classification:公開公報
Application number (International application number):1993162080
Publication number (International publication number):1994077487
Application date: Jun. 30, 1993
Publication date: Mar. 18, 1994
Summary:
【要約】【目的】 狭い面積でも十分なチャンネル長さを確保するためにトレンチを形成し、トレンチ構造に薄膜トランジスターのチャンネルを形成した薄膜トランジスターを提供する。【構成】 SRAM又はLCDに適用される薄膜トランジスターとその製造方法に関し、特に、狭い面積でも十分なチャンネル長さを確保して薄膜トランジスターオフ動作の時、漏洩電流を減少させ、又薄膜トランジスターオン動作の時にも十分なチャンネル面積を確保して駆動電流を増加させ、LCD製造の時パネルで薄膜トランジスターが占める面積を減らして、解像度を高め得るトレンチサラウンディングゲート構造を持つ薄膜トランジスター及びその製造方法である。
Claim (excerpt):
第1絶縁膜の予定された部分が除去されたトレンチと、上記のトレンチ表面に沿って形成された薄膜トランジスターゲートと、上記の薄膜トランジスターゲートの上部面に形成されたゲート絶縁膜と、上記のゲート絶縁膜の上部面に形成された薄膜トランジスターチャンネルと、上記の薄膜トランジスターチャンネルの上部面に形成されたゲート絶縁膜と、上記のゲート絶縁膜の上部に形成され、下部の薄膜トランジスターゲートと電気的に接続された薄膜トランジスターゲートと、上記の薄膜トランジスターチャンネルの両端部に接続されてから形成された薄膜トランジスターのソース、ドレインを具備するトレンチサラウンディングゲート構造を持つ薄膜トランジスター。

Return to Previous Page