Pat
J-GLOBAL ID:200903074632715292

容量素子の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 池内 寛幸 (外1名)
Gazette classification:公開公報
Application number (International application number):1999122299
Publication number (International publication number):2000004010
Application date: Jun. 18, 1996
Publication date: Jan. 07, 2000
Summary:
【要約】【課題】高誘電体又は強誘電体を容量絶縁膜とする容量素子形成のための容量絶縁膜及び電極材料のドライエッチングにおいて、側壁残さのないエッチング形状を実現し、信頼性に優れた容量素子を歩留まりよく製造する方法を提供する。【解決手段】支持基板1上に容量素子用電極または容量絶縁膜2及びマスク3を形成し、容量素子用電極または容量絶縁膜2をドライエッチングする。次に、エッチング後大気に曝すことなく洗浄し、マスク3の側壁に付着した反応生成物4を除去する。次にマスク3を除去する。洗浄を行う雰囲気は、窒素、アルゴン、ヘリウム等の不活性ガスであり、洗浄に用いる溶液は、水、塩酸、硝酸、弗酸及び有機溶剤から選ばれる少なくとも一つを含む溶液であることが好ましい。
Claim (excerpt):
高誘電率を有する誘電体または強誘電体を容量絶縁膜とする容量素子の形成において、マスク材料をパターニングする工程と、前記容量素子を構成する電極材料または誘電体材料をドライエッチングする工程と、前記ドライエッチング後に大気に暴露することなく洗浄を行う工程と、前記マスク材料を除去する工程とを有することを特徴とする容量素子の製造方法。
IPC (6):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3065 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451
FI (4):
H01L 27/10 651 ,  H01L 27/10 451 ,  H01L 21/302 J ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page