Pat
J-GLOBAL ID：200903074732179380
キャッシュ制御機構
Inventor：
Applicant, Patent owner：
Agent (1)：
笹岡 茂 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997320423
Publication number (International publication number)：1999143774
Application date： Nov. 06, 1997
Publication date： May. 28, 1999
Summary：
【要約】【課題】 メモリアクセスパターンに応じたキャッシュ制御を行うことにより性能の向上をはかるキャッシュ制御機構を提供することにある。【解決手段】 キャッシュと、1つ以上のレジスタを有し、該レジスタを用いてキャッシュ、主記憶等のアドレス指定を行うプロセッサにおけるキャッシュ制御機構であり、前記レジスタ対応にキャッシュ制御情報を予め設定し、該レジスタを用いてアドレス指定を行う場合及び前記レジスタの値が更新される場合に、設定されたキャッシュ制御情報に従ってキャッシュ制御を行う。例えば、レジスタに対応するキャッシュ制御情報がアドレスマスクであるとき、図に示すように、キャッシュカラムアドレスの一部であるXと、アドレスマスクのPとMを置き換え回路に入力し、XをYに置き換えている。
Claim (excerpt)：
キャッシュと、1つ以上のレジスタを有し、該レジスタを用いてキャッシュ、主記憶等のアドレス指定を行うプロセッサにおけるキャッシュ制御機構であって、予め設定可能なキャッシュ制御情報を前記レジスタ対応に有し、前記レジスタを用いてアドレス指定を行う場合及び前記レジスタの値が更新される場合は、該キャッシュ制御情報に従ってキャッシュ制御を行うことを特徴とするキャッシュ制御機構。
FI (4)：
G06F 12/08 E
, G06F 12/08 B
, G06F 12/08 D
, G06F 12/08 M
