Pat
J-GLOBAL ID：200903074733061528
半導体装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993322362
Publication number (International publication number)：1995176463
Application date： Dec. 21, 1993
Publication date： Jul. 14, 1995
Summary：
【要約】【目的】 素子分離膜を埋め込み層として有し、合わせマーク部を高集積度でかつ認識が容易な形状とした半導体装置およびその製造方法を提供する。【構成】 本発明にかかる半導体装置によれば、素子分離領域を溝(205、405)内に絶縁膜(207、407)が埋め込まれてその上面が半導体基板面とほぼ同一になるようにした埋め込み構造とするとともに、マーク部(207b、407b)を少なくともその一部が基板面から突出した形状になるようにしており、段差の存在により認識が容易となる。また、本発明にかかる半導体装置の製造方法によれば、マーク部を抜きパターンまたは残しパターンで突出形状にしておき、これをエッチング速度が遅い物質で覆った後に埋め込み絶縁膜を形成するようにしているので、埋め込み素子分離部とは段差を有するマーク部が確実に得られる。
Claim (excerpt)：
半導体基板表面の素子分離領域に形成された第1の溝中に絶縁材料が埋め込まれ、その表面が前記半導体基板の表面と略一致する素子分離部と、前記半導体基板表面の合わせマーク領域に形成された第2の溝中に前記絶縁材料が埋め込まれ、その表面の一部が前記半導体基板の表面と段差を有する合わせマーク部とを備えた半導体装置。
IPC (2)：
FI (2)：
H01L 21/30 502 M
, H01L 21/76 L
