Pat

J-GLOBAL ID：200903074750376257

ビットシフト回路

Inventor： 土肥 邦彦
Applicant, Patent owner： 日本電気エンジニアリング株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995315015
Publication number (International publication number)：1997160754
Application date： Dec. 04, 1995
Publication date： Jun. 20, 1997
Summary：

【要約】【課題】 回路規模を縮小する。【解決手段】 ビットシフト回路10は、第1乃至第4のセレクタ11,12,13,14から成る。第1乃至第4のセレクタ11〜14の各々は、8個の入力端(図において、それぞれ、符号0〜7で示す第0乃至第7の入力端)と1個の出力端とをもち、選択入力端には共通にシフト量A1〜A3がセレクト信号として供給される。第1乃至第4のセレクタ11〜14の各々はセレクト信号に応答して第0乃至第7のデータ入力端0〜7から1つを選択し、データ出力端から出力する。ビットシフト回路10は、入力データD1〜D4をシフト量A1〜A3に従ってシフトした出力データB1〜B4を出力する。

Claim (excerpt)：

N(Nは2以上の整数)ビットの入力データをM((log <SB>2</SB>N)+1≦M<(log <SB>2 </SB>N)+2を満たす整数)ビットのシフト量に従ってシフトし、Nビットの出力データを出力するビットシフト回路において、前記入力データが供給される第1乃至第Nのセレクタを有し、該第1乃至第Nのセレクタの各々は2N個のデータ入力端と、1個のデータ出力端と、前記シフト量が共通に供給される選択入力端とをもち、前記第1乃至第Nのセレクタの各々において、前記2N個のデータ入力端中の選択されたN個のデータ入力端には前記入力データが供給され、残りのN個のデータ入力端は接地されている、ビットシフト回路。

IPC (2)：

G06F 5/01 ,  G06F 7/00