半導体記憶装置

Inventor： , ,
Applicant, Patent owner：
Agent (8)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
Gazette classification：公開公報
Application number (International application number)：2003044628
Publication number (International publication number)：2004265944
Application date： Feb. 21, 2003
Publication date： Sep. 24, 2004
Summary：

【課題】本発明は、ゲインセルタイプのメモリセルを使用した半導体記憶装置において、リテンション特性の向上と動作電圧の低電圧化とが達成できることを特徴とする。【解決手段】書き込みビット線WBLと電荷蓄積ノード3との間にソース・ドレイン間の電流通路が挿入され、ゲートが書き込みワード線WWLに接続されたPチャネルトランジスタからなる書き込みトランジスタ1と、読み出しソース線VSRにソース・ドレイン間の電流通路の一端が接続され、ゲートが上記電荷蓄積ノード3に接続されたNチャネルトランジスタからなる電荷蓄積トランジスタ2と、電荷蓄積トランジスタ2のソース・ドレイン間の電流通路の他端と読み出しビット線RBLとの間にソース・ドレイン間の電流通路が挿入され、ゲートが読み出しワード線RWLに接続された読み出しトランジスタ5とを具備している。【選択図】図1

Claim (excerpt)：

書き込みデータが与えられる第1のノードと電荷蓄積ノードとの間にソース・ドレイン間の電流通路が挿入され、データの書き込み期間に導通状態にされ、閾値電圧の絶対値が第1の値を有する第1のトランジスタと、読み出し電位が与えられる第2のノードにソース・ドレイン間の電流通路の一端が接続され、ゲートが上記電荷蓄積ノードに接続され、閾値電圧の絶対値が上記第1の値よりも小さな第2の値を有する第2のトランジスタと、上記第2のトランジスタのソース・ドレイン間の電流通路の他端とデータが読み出される第3のノードとの間にソース・ドレイン間の電流通路が挿入され、データの読み出し期間に導通状態にされる第3のトランジスタとを具備したことを特徴とする半導体記憶装置。

IPC (3)：

H01L21/8242 , G11C11/401 , H01L27/108

FI (2)：

H01L27/10 321 , G11C11/34 352Z

F-Term (19)：

5F083AD01 , 5F083AD69 , 5F083HA02 , 5F083LA12 , 5F083LA16 , 5F083LA20 , 5F083NA03 , 5M024AA02 , 5M024AA40 , 5M024BB02 , 5M024BB35 , 5M024BB37 , 5M024CC03 , 5M024CC20 , 5M024PP03 , 5M024PP04 , 5M024PP05 , 5M024PP07 , 5M024PP09

Patent cited by the Patent：

Cited by examiner (8)

半導体記憶装置
Gazette classification：公開公報 Application number：特願平9-024169 Applicant：シャープ株式会社
半導体回路及び半導体回路装置
Gazette classification：公開公報 Application number：特願平7-204793 Applicant：三菱電機株式会社
半導体メモリ装置の電圧駆動回路
Gazette classification：公開公報 Application number：特願平8-008459 Applicant：三星電子株式会社

Show all

Return to Previous Page