Pat

J-GLOBAL ID：200903074769734456

電子回路装置

Inventor： 佐藤 了平 ,  大島 宗夫 ,  田中 稔 ,  坂口 勝 ,  村田 旻 ,  廣田 和夫
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 秋本 正実
Gazette classification：公開公報
Application number (International application number)：1992125018
Publication number (International publication number)：1993275553
Application date： Oct. 05, 1984
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】 高信頼性のはんだ封止を可能とする。【構成】 メタライズを有する回路基板上の部品をキャップで封止する電子回路装置において、上記回路基板とキャップとの間に低融点のはんだを介して高融点の圧延し熱処理した加工はんだを介挿し、上記低融点のはんだを溶融によって回路基板上の部品を封止するようにし、軟らかく、かつ延性や疲労特性のすぐれた加工はんだにより半導体および部品の封止をおこなうようにしたものである。

Claim (excerpt)：

メタライズを有する回路基板上の部品をキャップで封止する電子回路基板において、上記回路基板と、キャップとの間に低融点のはんだを介して高融点の圧延し熱処理した加工はんだを介挿し、上記低融点のはんだを溶融によって回路基板上の部品を封止するように構成したことを特徴とする電子回路装置。

IPC (2)：

H01L 23/02 ,  H01L 21/10