Pat

J-GLOBAL ID：200903074785726757

半導体装置及び半導体素子の実装方法

Inventor： 奥洞 明彦
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1997300361
Publication number (International publication number)：1999135551
Application date： Oct. 31, 1997
Publication date： May. 21, 1999
Summary：

【要約】【課題】 装置の信頼性を高めることが可能な半導体装置及び半導体素子の実装方法を提供する。【解決手段】 本発明に係る半導体装置は、ガラスエポキシ多層配線基板5と、該配線基板5上に第1及び第2の接着層13、15を介して形成された半導体チップ1と、を有するものであって、該第1の接着層13はその内部に導電性の粒子が分散された材料(異方導電性フィルム)から形成され、該第2の接着層15は該第1の接着層13の熱膨張係数より小さい材料から形成されることを特徴とする。

Claim (excerpt)：

配線基板と、該配線基板上に第1及び第2の接着層を介して形成された半導体チップと、を有する半導体装置であって、該第1の接着層はその内部に導電性の粒子が分散された材料から形成され、該第2の接着層は該第1の接着層の熱膨張係数より小さい材料から形成されることを特徴とする半導体装置。

IPC (2)：

H01L 21/60 311 ,  H01L 21/60

FI (2)：

H01L 21/60 311 Q ,  H01L 21/60 311 S