Pat

J-GLOBAL ID：200903074805188137

半導体製造方法および装置

Inventor： 貫井 利男
Applicant, Patent owner： 株式会社日立製作所 ,  日立東京エレクトロニクス株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1992270114
Publication number (International publication number)：1994120140
Application date： Oct. 08, 1992
Publication date： Apr. 28, 1994
Summary：

【要約】【目的】 プラズマ処理装置を大型とすることなく、プラズマ処理装置の構造を複雑とすることなく、また、放電パワー密度を低減させることなく、プラズマ処理による半導体ウエハ面内の加工均一性を向上させる。【構成】 RFバイアススパッタリング装置1aのアノード電極4において、半導体ウエハ9の外周位置に、アノード電極4よりも低誘電率の材料からなり、半導体ウエハ9の外周よりも大きな外周を有し、かつ、半導体ウエハ9の外周よりも小さな内周を有する静電容量可変手段10を設け、半導体ウエハ9の面内の静電容量がプラズマ処理に際して均一となるようにした。

Claim (excerpt)：

処理室内にプラズマを形成することにより、前記処理室内の基板電極上に載置された半導体ウエハに対して所定のプラズマ処理を施す際に、前記半導体ウエハの周辺の静電容量を低減する状態でプラズマ処理を行うことを特徴とする半導体製造方法。

IPC (5)：

H01L 21/203 ,  C23C 14/44 ,  H01L 21/285 ,  H01L 21/302 ,  H01L 21/31