Pat
J-GLOBAL ID：200903074815141686
表示制御装置
Inventor：
Applicant, Patent owner：
Agent (1)：
伊丹 勝
Gazette classification：公開公報
Application number (International application number)：1993032716
Publication number (International publication number)：1994230769
Application date： Jan. 28, 1993
Publication date： Aug. 19, 1994
Summary：
【要約】【目的】 簡単な回路構成でかつ複数のクリッピング領域指定も容易に行える表示制御装置を提供することを目的とする。【構成】 CPUの制御の下にVRAM5の記憶内容を更新すると共に、VRAM5の記憶内容に従って表示装置に画像を表示させる表示制御装置のクリップ回路13を、VRAM5のメモリ空間アドレスでクリッピング領域を指定するためのレジスタ21と、このレジスタ21による指定内容とCPUから送られる描画アドレスとを比較するための比較回路22と、この比較回路22による比較結果に応じて、CPUからVRAM5への描画コマンドをマスクするためのマスク回路23とにより構成した。
Claim (excerpt)：
中央処理装置の制御の下にビデオメモリの記憶内容を更新すると共に、前記ビデオメモリの記憶内容に従って表示装置に画像を表示させる表示制御装置において、前記ビデオメモリのメモリ空間アドレスで描画可能または禁止領域を指定するための領域指定手段と、この領域指定手段による指定内容と前記中央処理装置から送られる描画アドレスとを比較するための比較手段と、この比較手段による比較結果に応じて前記中央処理装置から前記ビデオメモリへの描画コマンドをマスクするためのマスク手段と、を備えたことを特徴とする表示制御装置。
IPC (3)：
G09G 5/36
, G06F 3/153 336
, G06F 15/72 380
