クロックスキュー調整回路

Inventor：
Applicant, Patent owner：
Agent (1)：加藤朝道
Gazette classification：公開公報
Application number (International application number)：1998137560
Publication number (International publication number)：1999316619
Application date： May. 01, 1998
Publication date： Nov. 16, 1999
Summary：

【要約】【課題】メモリへのアクセスタイミングを装置実装後にも自動調整可能とし、製品ばらつき、装置の配線長のばらつき、さらにメモリ等の外部要因によるタイミングばらつきを調整可能とするクロックスキュー調整回路の提供。【解決手段】装置(11)の電源投入時、半導体集積回路(12)がメモリ(13)へデータの書込み読出しを行い、正常に書込み読出しできたかを調整回路(14)にて判断し、正常に書込み読出しできない場合には、遅延回路(15a、15b)にてスキューを調整し、再度、メモリ13へのデータの書込み読出しを行なう。そしてメモリ(13)の書込み読出しが正常にできるまで、このシーケンスを繰り返し、調整回路(14)で調整可能な範囲でスキュー値の調整を行なう。

Claim (excerpt)：

メモリへデータの書込み・読出しを自動で行い、正常に書込み・読出しできたか否かを判断する手段と、スキュー調整対象パスに挿入された、遅延時間が可変に設定可能な遅延手段の遅延時間を可変させてスキューを調整する手段と、を備え、前記メモリへのデータの書込み・読出しが正常に行えない場合には、スキューを調整した後、再度、前記メモリへのデータの書込み・読出しを行ない、前記メモリの書込み・読出しが正常にできるまで、このシーケンスを繰り返すことでスキュー値の調整を行なう、ことを特徴とするクロックスキュー調整回路。

IPC (6)：

G06F 1/10 , G11C 7/00 313 , G11C 11/413 , G11C 11/407 , H03L 7/00 , H04L 7/00

FI (7)：

G06F 1/04 330 A , G11C 7/00 313 , H03L 7/00 A , H04L 7/00 Z , G11C 11/34 341 A , G11C 11/34 354 C , G11C 11/34 362 S

Patent cited by the Patent：

Cited by examiner (6)

特開昭63-085377
特開昭64-038671
LSIの遅延自動調整機構
Gazette classification：公開公報 Application number：特願平4-257855 Applicant：日本電気株式会社

Show all

Return to Previous Page