Pat

J-GLOBAL ID：200903075051740098

半導体装置、半導体装置用パッケージ及びその製造方法

Inventor： 鈴木 克信 ,  鈴木 勝彦 ,  羽賀 彰 ,  反町 勇 ,  内田 浩享
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1995127395
Publication number (International publication number)：1996306820
Application date： Apr. 28, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】 耐湿性、信頼性及び電気的性能が高い半導体装置を製造できる半導体装置用パッケージを提供する。【構成】 金属板状のメタルベース14、18上にポリイミド層13及び銅箔パターン15、17が形成され、積層構造体を構成する。メタルベースは、接地電位に維持されるグランドパターン14と、実装用の半田ボール19が形成される多数のランドパターン18とから成る。銅箔パターンは、LSIチップ11が搭載されるアイランドパターン15と、LSIチップ11の電極と接続される内部配線17とから成る。メタルベースパターン14、18と、内部配線17とは、電解メッキで形成されたスルーホール22を介して導通する。キャップ12が、LSI11及び配線パターン17を覆って積層構造体に接着されて、内部空間を気密に保つ。耐湿性が高く、電気的信頼性及び性能が高い半導体装置を製造できる。

Claim (excerpt)：

銅又はアルミニウムを主成分とする金属板から成り所定のパターン形状を有するメタルベースパターンと、少なくとも該メタルベースパターン上に形成された有機系絶縁体から成る絶縁層と、該絶縁層上に形成された、配線パターンを含む所定のパターン形状を有する金属箔から成る薄膜パターンとを備える積層構造体として構成され、前記メタルベースパターンが、電気的に相互に絶縁されたグランドパターン及び複数のランドパターンを含み、該グランドパターン及びランドパターンと前記配線パターンとが、前記絶縁層を所定位置で貫通するスルーホールを介して導通することを特徴とする半導体装置用パッケージ。

FI (3)：

H01L 23/12 L ,  H01L 23/12 N ,  H01L 23/12 J