Pat

J-GLOBAL ID：200903075090773491

電界効果半導体装置

Inventor： 二瓶 瑞久
Applicant, Patent owner： 富士通株式会社
Agent (1)： 眞鍋 潔 (外3名)
Gazette classification：公開公報
Application number (International application number)：2001041583
Publication number (International publication number)：2002246589
Application date： Feb. 19, 2001
Publication date： Aug. 30, 2002
Summary：

【要約】【課題】 電界効果半導体装置に関し、ゲート・ソース間距離Lsgの短縮とゲート・ドレイン間距離Lgdの増大を同時に実行可能とし、ソース抵抗Rs の低減、及び、ゲート・ドレイン間耐圧Vgdo の向上を同時に達成した電界効果半導体装置を提供する。【解決手段】 ソース・ドレイン間、即ち、アロイ領域17A・アロイ領域18A間の少なくともゲート・ドレイン間、即ち、ゲート電極16・アロイ領域18A間に於けるn-InAlAsキャリア供給層13表面に形成された絶縁膜15或いは絶縁薄膜19と、アロイ領域17A・アロイ領域18A間に位置して形成されたゲート電極16と、ゲート電極16と自己整合的に形成され且つ該絶縁膜15或いは絶縁薄膜19がない領域でチャネル層12の2次元キャリア・ガス層14とオーミック接続されたソース電極17及びドレイン電極18を備える。

Claim (excerpt)：

ソース・ドレイン間の少なくともゲート・ドレイン間半導体表面に形成された絶縁膜と、該ソース・ドレイン間に位置して形成されたゲート電極と、該ゲート電極と自己整合的に形成され且つ該絶縁膜がない領域でチャネルとオーミック接続されたソース電極及びドレイン電極を備えてなることを特徴とする電界効果半導体装置。

IPC (4)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/872

FI (3)：

H01L 29/80 H ,  H01L 29/48 H ,  H01L 29/48 F

F-Term (41)：

4M104AA04 ,  4M104BB02 ,  4M104BB10 ,  4M104BB15 ,  4M104CC03 ,  4M104DD02 ,  4M104DD29 ,  4M104DD34 ,  4M104DD68 ,  4M104DD78 ,  4M104DD83 ,  4M104EE02 ,  4M104EE16 ,  4M104EE17 ,  4M104FF01 ,  4M104FF07 ,  4M104FF13 ,  4M104GG12 ,  4M104HH14 ,  5F102FA03 ,  5F102FB05 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ06 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR12 ,  5F102GS04 ,  5F102GT02 ,  5F102HA02 ,  5F102HC01 ,  5F102HC10 ,  5F102HC15 ,  5F102HC19 ,  5F102HC24