Pat
J-GLOBAL ID:200903075118217522

銅/低k配線を形成するための二重ハードマスク法

Inventor:
Applicant, Patent owner:
Agent (1): 浅村 皓 (外3名)
Gazette classification:公開公報
Application number (International application number):2002199893
Publication number (International publication number):2003100871
Application date: Jul. 09, 2002
Publication date: Apr. 04, 2003
Summary:
【要約】 (修正有)【課題】 低い誘電比率(低k)誘電体層とハードマスク層とのエッチング速度選択性を、特にハードマスク選択に対し改良した集積回路配線形成法を提供する。【解決手段】 一つ以上の電子装置を有する珪素基体を与え、前記珪素基体上に第一誘電体層10を形成し、前記第一誘電体層10の上に比誘電率が3.0より小さな第二電体層40を形成し、前記第二誘電体層40の上に第一ハードマスク層50を形成し、前記第一ハードマスク層50の上に、アルミ化チタン、窒化アルミニウムチタン、窒化チタン、窒化アルミニウム、アルミ化タンタル、及び窒化アルミニウムタンタルからなる群から選択された材料を含む第二ハードマスク層60を形成し、前記第二誘電体層中にトレンチを形成し、そして前記トレンチを伝導性材料で充填する、ことを包含する配線形成法。
Claim (excerpt):
一つ以上の電子装置を有する珪素基体を与え、前記珪素基体上に第一誘電体層を形成し、前記第一誘電体層の上に比誘電率が3.0より小さな第二誘電体層を形成し、前記第二誘電体層の上に第一ハードマスク層を形成し、前記第一ハードマスク層の上に、アルミ化チタン(TiAl)、窒化アルミニウムチタン(TiAlN)、窒化チタン(TiN)、窒化アルミニウム(AlN)、アルミ化タンタル(TaAl)、及び窒化アルミニウムタンタル(TaAlN)からなる群から選択された材料を含む第二ハードマスク層を形成し、前記第二誘電体層中にトレンチを形成し、そして前記トレンチを伝導性材料で充填する、ことを包含する配線形成法。
IPC (2):
H01L 21/768 ,  H01L 21/3065
FI (2):
H01L 21/90 A ,  H01L 21/302 105 A
F-Term (25):
5F004DA00 ,  5F004DA04 ,  5F004DA11 ,  5F004DA23 ,  5F004DA25 ,  5F004DB08 ,  5F004DB12 ,  5F004DB23 ,  5F004EA04 ,  5F004EA05 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033MM02 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR06 ,  5F033RR25

Return to Previous Page