Pat
J-GLOBAL ID：200903075126691063

ボルテージレギュレータ用オーバーシュート制御回路

Inventor：
木村 勝則

About 木村 勝則


Applicant, Patent owner：
セイコーインスツル株式会社

About セイコーインスツル株式会社


Agent (1)： 松下 義治
Gazette classification：公開公報
Application number (International application number)：2004143585
Publication number (International publication number)：2005327027
Application date： May. 13, 2004
Publication date： Nov. 24, 2005
Summary：
【課題】 ボルテージレギュレータに内蔵している基準電圧の回路において、電源投入時には、基準電圧の出力が急激に立ち上がるため、ボルテージレギュレータの出力に、過度のオーバーシュート量が現れるという課題があった。【解決手段】 ボルテージレギュレータ内蔵の基準電圧において、その出力にCR時定数によるソフトスタート時間を設けることにより、基準電圧出力を緩やかに立ち上げさせ、ボルテージレギュレータ出力のオーバーシュート量を減少させるようにした。【選択図】 図1
Claim (excerpt)：
基準電圧と帰還抵抗の電圧分割された出力電圧を比較した誤差増幅器により、一定の出力電圧を保持するのに必要なゲート電圧を出力トランジスタに供給するボルテージレギュレータにおいて、前記基準電圧の出力にCR回路を設けたことを特徴とするボルテージレギュレータ用オーバーシュート制御回路。
IPC (3)：
G05F1/56 ,  H03F1/00 ,  H03F3/45
FI (4)：
G05F1/56 310J ,  G05F1/56 310E ,  H03F1/00 C ,  H03F3/45 B
F-Term (25)：
5H430BB01 ,  5H430BB09 ,  5H430BB11 ,  5H430EE04 ,  5H430FF04 ,  5H430FF13 ,  5H430GG01 ,  5H430HH03 ,  5H430KK02 ,  5J500AA01 ,  5J500AA12 ,  5J500AC00 ,  5J500AF00 ,  5J500AH09 ,  5J500AH25 ,  5J500AH29 ,  5J500AK00 ,  5J500AK02 ,  5J500AK11 ,  5J500AK47 ,  5J500AM11 ,  5J500AM21 ,  5J500AT01 ,  5J500DP01 ,  5J500RF10
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM