Pat
J-GLOBAL ID:200903075135852258

複合型MOSFET

Inventor:
Applicant, Patent owner:
Agent (1): 薄田 利幸
Gazette classification:公開公報
Application number (International application number):1994310152
Publication number (International publication number):1996167838
Application date: Dec. 14, 1994
Publication date: Jun. 25, 1996
Summary:
【要約】【目的】ドレイン端子がソース端子に対し、正方向にも負方向にも共に高い耐圧を有し、従来のパワーMOSFETと同様のプロセスを用いてワンチップで実現可能な複合型MOSFETを提供する。【構成】パワーMOSFET10,11のドレイン同士を接続し、MOSFET10のソース及びゲートをそれぞれ複合型MOSFET60のソース端子0及びゲート端子1とし、MOSFET11のソースをドレイン端子2とする。端子2の電圧が負の場合にMOSFET11をオフ駆動する電圧比較回路50を設け、端子1とMOSFET11のゲートとの間に端子2から回路50を介して端子1へ流れる電流を阻止すると共に端子1の電圧をMOSFET11のゲートに伝える電圧伝達回路51を設ける。正方向の耐圧はMOSFET10により、負方向の耐圧はMOSFET11により得ることができる。
Claim (excerpt):
第1のMOSFETと第2のMOSFETのドレイン同士を接続して、第1のMOSFETのソースをソース端子とし、第2のMOSFETのソースをドレイン端子とし、第1のMOSFETのゲートをゲート端子とした複合型MOSFETであって、前記ドレイン端子の電圧が前記ソース端子の電圧に対して負である間は第2のMOSFETをオフにする負電圧検出駆動手段と、ドレイン端子から負電圧検出駆動手段を介してゲート端子へ流れる電流を阻止すると共に前記ゲート端子に入力された入力電圧信号に応じて第2のMOSFETをオンする入力伝達手段とを有することを特徴とする複合型MOSFET。
IPC (4):
H03K 19/173 ,  H01L 21/336 ,  H03K 19/003 ,  H03K 19/0944
FI (2):
H01L 29/78 658 G ,  H03K 19/094 A
Patent cited by the Patent:
Cited by examiner (3)
  • 特開平2-122665
  • 特開平2-179223
  • 特開平2-065625

Return to Previous Page