Pat

J-GLOBAL ID：200903075156824572

スケマティックエディタ及び回路図の階層設計方法

Inventor： 菅谷 和伸
Applicant, Patent owner： 株式会社リコー
Agent (1)： 青山 葆 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992094103
Publication number (International publication number)：1993290113
Application date： Apr. 14, 1992
Publication date： Nov. 05, 1993
Summary：

【要約】【目的】 設計作業効率を向上させることのできるスケマティックエディタ及び回路図の階層設計方法を提供する。【構成】 スケマティックエディタに読み込まれた設計対象となる回路図データ内に存在するシンボルを抽出する抽出手段11と、上記抽出されたシンボルが階層状態を有するか否かを判断する判断手段12と、上記判断手段が上、下階層を有すると判断したシンボルについて上、下階層がないと判断されるまで上記抽出、上記判断を繰り返す繰返手段13と、を有するスケマティックエディタにおいて、上記抽出手段、上記判断手段及び上記繰返手段の各出力データに基づいて、上記シンボルに付されたシンボル名によって回路図の階層構造を示す階層構造図を作成する作成手段14を備えたことを特徴とする。

Claim (excerpt)：

スケマティックエディタに読み込まれた設計対象となる回路図データ内に存在するシンボルを抽出する抽出手段と、上記抽出されたシンボルが階層状態を有するか否かを判断する判断手段と、上記判断手段が上、下階層を有すると判断したシンボルについて上、下階層がないと判断されるまで上記抽出、上記判断を繰り返す繰返手段と、を有するスケマティックエディタにおいて、上記抽出手段、上記判断手段及び上記繰返手段の各出力データに基づいて、上記シンボルに付されたシンボル名によって回路図の階層構造を示す階層構造図を作成する作成手段を備えたことを特徴とするスケマティックエディタ。