Pat

J-GLOBAL ID：200903075157533636

プロセッサ

Inventor： 島田 健太郎 ,  三木 良雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997237983
Publication number (International publication number)：1999085513
Application date： Sep. 03, 1997
Publication date： Mar. 30, 1999
Summary：

【要約】【課題】依存関係がある命令を含む複数の命令を同時に発行可能とする。【解決手段】命令発行部12は実行すべき5つの命令をそれらの間の依存関係の有無に依らないで同時に発行し、第1の命令は演算器16aに直ちに送られ、パイプラインレジスタ17a〜17jは第2の命令以降を1マシンサイクル遅れで順次演算器16b〜16eに供給する。命令発行部12はそれらの命令の間の依存関係に基づいて制御信号122b等を生成する。制御回路19bは、演算器16bに送付された命令が指定する二つのデータをレジスタファイル15から読み出し、その演算器の演算結果をその命令が指定するレジスタに書き込む。スイッチ回路14bは、制御信号122bに応答して、読み出された二つのデータおよび先行する演算器16aの演算結果の内の二つを選択して演算器16bに供給する。分岐制御部20は上記5つの命令の中に含まれた分岐命令を実行する。

Claim (excerpt)：

命令で指定可能な複数のレジスタからなるレジスタファイルと、複数(n)個の順序付けられた演算器と、上記複数の演算器に対応して設けられ、それぞれ対応する演算器にオペランドを上記レジスタファイルもしくはその対応する演算器に先行する演算器から供給し、それぞれ対応する演算器から供給される演算結果データを上記レジスタファイルに格納するための複数のオペランド制御回路と、次に実行すべきn個の命令を並列に発行する命令発行回路と、上記n個の発行された命令をそれぞれ上記複数の演算器の内の一つおよびその演算器に対応するオペランド制御回路に順次異なる時間差を付けて供給する命令情報供給回路とを有するプロセッサ。

IPC (5)：

G06F 9/38 310 ,  G06F 9/38 ,  G06F 9/38 330 ,  G06F 9/38 350 ,  G06F 9/38 370

FI (5)：

G06F 9/38 310 E ,  G06F 9/38 310 F ,  G06F 9/38 330 E ,  G06F 9/38 350 B ,  G06F 9/38 370 A