Pat

J-GLOBAL ID：200903075216516945

半導体装置及びその製造方法

Inventor： 芝田 耕治 ,  石井 敦司
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1992225101
Publication number (International publication number)：1994053331
Application date： Jul. 31, 1992
Publication date： Feb. 25, 1994
Summary：

【要約】 (修正有)【目的】 選択CVD-Wの選択性を損なうことなく、コンタクト孔のパターニングの際の精度を向上させるとともに、上層配線の信頼性を向上させる。【構成】 2層以上の金属配線層4,10を持つ半導体装置において、層間絶縁膜の最上層に低反射膜17と有機樹脂膜6の2層を設けてコンタクト孔8の写真製版時に下層の金属の乱反射を防止して、パターニング精度を向上させる。【効果】 コンタクト孔のパターニング精度を向上させて、上層配線の信頼性を向上させることができる。

Claim (excerpt)：

半導体基板上に層間絶縁膜で隔てられた少なくとも二層の金属配線層を有し、上記層間絶縁膜中に設けられたコンタクト孔中に埋め込まれた金属を介して、上記二層の金属配線層が電気的に接続されている半導体装置において、上記コンタクト孔は、上記層間絶縁膜上に順次形成された低反射膜及び有機樹脂膜上にてパターニングされたレジストパターンをマスクとして用いたエッチングにより形成されたものであることを特徴とする半導体装置。

IPC (2)：

H01L 21/90 ,  H01L 21/28

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-133450
  
• 特開平2-235331
  
• 特開平3-006024
  
• 特開平3-082032