Pat
J-GLOBAL ID:200903075244235617

アトミシテイを有する記憶装置の高可用性耐故障再配置

Inventor:
Applicant, Patent owner:
Agent (1): 頓宮 孝一 (外1名)
Gazette classification:公開公報
Application number (International application number):1991101108
Publication number (International publication number):1993040682
Application date: May. 07, 1991
Publication date: Feb. 19, 1993
Summary:
【要約】【目的】 データを一貫した状態に維持するために且つ実施アプリケーションにこれらのページの連続的なアクセス可用性を提供するためにページをシステムの管理する記憶装置に健全に複写するためのコンピュータ実施方法を提供する。【構成】 アプリケーション参照ページをアトミックにシャドウ・コピーし、且つディレクトリをアクセスパス割込み式にまたページ更新式に故障に無関係の媒体中で修正することによりデータ一貫性を達成する。これらのページ及びディレクトリをアトミックなシャドウ・コピー段階の一部分として二重化することにより可用性が向上する。
Claim (excerpt):
システムが管理する記憶装置(SMS)の故障に無関係のデバイスにあるページ又は関連ページのグループの間に一貫性を維持するための、且つCPU実施アプリケーションに対するページ又はページグループの可用性を向上するためのCPU実施方法であって、該CPUが干渉又は故障を受けるSMSデバイスにある該ページへのディレクトリロック可能アクセスパスを有し、実施アプリケーションがページ読出し及び書込みアクセスをオペレーティングシステムを通してSMSに行うCPU実施方法において、(a)ページ又はグループ外部アドレスへの各書込みアクセス(ページ形成)に応答して、該ページへのアクセスパスを確立するのに用いられる第1ディレクトリ(記憶及び定位ディレクトリ)に一対のアドレスタプル(論理アドレス、絶対アドレス;外部アドレス、論理アドレス)を発生し且つ記録し、該ページ及びグループをSMSにおけるデバイスの絶対アドレスに書き込む段階、及び(b)SMS記憶ページ又はグループの外部アドレスへの書込みアクセス(更新)に応答して、又は該アクセスパスにおける割込みに応答して、該ページ又はグループを別のデバイスにシャドウ・コピーし、該第1ディレクトリに新しい対のアドレスタプル(新しい論理アドレス、新しい絶対アドレス;外部アドレス、新しい論理アドレス)をアトミックに発生し且つ記録する段階を含むことを特徴とするCPU実施方法。
IPC (2):
G06F 12/00 531 ,  G06F 12/00
Patent cited by the Patent:
Cited by examiner (4)
  • 特開昭62-245348
  • 特開平2-058140
  • 特開昭62-239248
Show all

Return to Previous Page