Pat

J-GLOBAL ID：200903075255835420

不揮発性メモリ回路

Inventor： 遠藤 徹
Applicant, Patent owner： 富士通株式会社
Agent (1)： 土井 健二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999178614
Publication number (International publication number)：2001014866
Application date： Jun. 24, 1999
Publication date： Jan. 19, 2001
Summary：

【要約】【課題】読み出し、書き込みを容易にする不揮発性メモリ回路を提供する。特に、多値またはアナログ値を記憶する場合に有効である。【解決手段】本発明は、フローティングゲートを有する記憶用トランジスタNcと、フローティングゲートを有する帰還用トランジスタNfとをソース共通に接続し、両トランジスタのドレイン側に負荷回路を設ける。そして、記憶用トランジスタNcのドレインと帰還用トランジスタNfのフローティングゲートとの間に、負帰還回路を設ける。負帰還回路の例としては、記憶用トランジスタのドレインにゲートが接続され、ゲート電圧に応じた電圧を出力端子に生成する出力トランジスタP2である。この出力端子と帰還用トランジスタのフローティングゲートとが接続される。かかるメモリ回路では、記憶用トランジスタNcのフローティングゲートの電荷量に応じた電圧値と出力端子OUTの出力電圧値とが同じになるように動作するので、記憶用トランジスタのフローティングゲートの電圧値を直接検出することができる。

Claim (excerpt)：

不揮発性メモリ回路において、記憶用フローティングゲートを有する記憶用トランジスタと、前記記憶用トランジスタとソースが共通に接続され、帰還用フローティングゲートを有する帰還用トランジスタと、前記記憶用トランジスタ及び帰還用トランジスタに接続された負荷回路と、前記記憶用トランジスタのドレインにゲートが接続され、前記ゲート電圧に応じた電圧を出力端子に生成する出力用トランジスタと、前記出力端子と前記帰還用フローティングゲートとの間に設けられた帰還路とを有することを特徴とする不揮発性メモリ回路。

IPC (2)：

G11C 16/02 ,  G11C 16/06

FI (2)：

G11C 17/00 641 ,  G11C 17/00 634 C

F-Term (7)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD07 ,  5B025AD09 ,  5B025AE00