Pat

J-GLOBAL ID：200903075310387504

細長い基板の上にマイクロ構造体および薄膜半導体装置を連続的に製造する方法

Inventor： スチーブン シー.ジャコブセン
Applicant, Patent owner： サーコス グループ
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993142260
Publication number (International publication number)：1994224111
Application date： Jun. 14, 1993
Publication date： Aug. 12, 1994
Summary：

【要約】 (修正有)【目的】 連続処理用アレイ体にリソグラフィ技術を応用して、マイクロ構造体および薄膜半導体装置を連続的に製造する方法。【構成】 前記製造法は、細長い基板を予め定められた経路に沿って縦方向に移動し前記基板の表面の少なくとも一部分に半導体材料を適用する段階と、前記半導体材料の上にレジストを適用する段階と、前記レジストを予め焼き出す段階と、前記レジストに予め定められた半導体装置パターンを露出する段階と、前記露出されたレジストを現像する段階と、前記露出されたレジストが配置された材料の上に予め定められたパターンをエッチングするまたはデポジットする段階と、前記半導体材料から残っているレジストを除去する段階と、前記基板を選定された長さに切断し、後でこれらの切断部分体を束ねまたは組み立てる8つの工程から成る。

Claim (excerpt)：

(イ) 細長い基板を予め定められた経路に沿って縦方向に移動する段階と、(ロ) 前記経路に沿った第1ステーションにおいて前記基板の少なくとも一部分に半導体材料を適用する段階と、(ハ) 前記経路に沿いかつ前記第1ステーションから前記基板の移動方向にある第2ステーションにおいて、前記半導体材料上にレジストを適用する段階と、(ニ) 前記経路に沿いかつ前記第2ステーションから前記基板の移動方向にある第3ステーションにおいて、前記レジストを設定する段階と、(ホ) 前記経路に沿いかつ前記第3ステーションから前記基板の移動方向にある第4ステーションにおいて、前記レジストに予め定められた半導体装置パターンを露出する段階と、(ヘ) 前記経路に沿いかつ前記第4ステーションから前記基板の移動方向にある第5ステーションにおいて、前記露出されたレジストを現像する段階と、(ト) 前記経路に沿いかつ前記第5ステーションから前記基板の移動方向にある第6ステーションにおいて、その上に前記露出されたレジストが配置された前記半導体材料に予め定められた半導体パターンをエッチング/付着する段階と、(チ) 前記経路に沿いかつ前記第6ステーションから前記基板の移動方向にある第7ステーションにおいて、前記半導体材料から残っているレジストを除去する段階と、を有する、移動する細長い基板の上に半導体装置を製造する方法。

IPC (2)：

H01L 21/027 ,  H01L 21/31

FI (3)：

H01L 21/30 341 P ,  H01L 21/30 301 A ,  H01L 21/30 361 B

Patent cited by the Patent：

Cited by examiner (3)

• 特許第5106455号
  
• 特開平4-147147
  
• 特開平1-256137