Pat

J-GLOBAL ID：200903075344638573

半導体装置の製造方法

Inventor： 塩見 竹史 ,  森 重恭 ,  足立 浩一郎 ,  岩田 浩 ,  柿本 誠三
Applicant, Patent owner： シャープ株式会社
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001360599
Publication number (International publication number)：2003163150
Application date： Nov. 27, 2001
Publication date： Jun. 06, 2003
Summary：

【要約】【課題】 微細な下地パターンでもアライメントずれが起こらずにパターニングできる。【解決手段】 凸部16が形成された下地に、ネガ型のレジスト21を平坦に塗布し、上層反射防止膜22を均一に塗布する。次に、所望のレジストパターン29の長さよりも両端部に長い露光パターン25のマスク24を用いてオーバーラップ露光する。PEBを行って上層反射防止膜22中の塩基性化合物をレジスト上層26に拡散させる。こうして、露光部上層27に発生した酸を失活させて架橋を抑制する。そして、現像してレジストパターン29を形成する。その場合、オーバーラップ露光を行うことによって、両端が凸部16の側壁に密着したレジストパターン29を形成できる。露光部上層27を除去して露光部下層28を現像液に曝すことによって、凸部16上に残るレジストパターン29の両端部を除去して所望の長さのレジストパターン29を形成できる。

Claim (excerpt)：

表面に段差が形成された下地における上記段差の下面上に上記段差の側壁に密着したレジストパターンを形成する工程を有する半導体装置の製造方法であって、上記レジストパターンを形成する工程は、上記下地の表面にレジストを平坦に塗布するレジスト塗布工程と、上記塗布されたレジストの膜厚を薄くするための前処理工程と、上記レジストパターンが上記段差の側壁に密着する部分において上記段差の上面とオーバーラップするように形成された露光パターンあるいは遮光パターンを有するマスクを用いてオーバーラップ露光を行う露光工程と、後の現像によって上記レジストの膜厚が薄くなるようにする薄膜化工程と、現像工程を含んでいることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/027 ,  G03F 7/20 521 ,  G03F 7/38 501

FI (5)：

G03F 7/20 521 ,  G03F 7/38 501 ,  H01L 21/30 565 ,  H01L 21/30 569 A ,  H01L 21/30 514 C

F-Term (8)：

2H096AA25 ,  2H096FA05 ,  5F046AA20 ,  5F046BA10 ,  5F046JA21 ,  5F046JA22 ,  5F046LA18 ,  5F046NA19