Pat

J-GLOBAL ID：200903075365394720

集積回路の故障診断装置及びその記録媒体

Inventor： 坂口 和宏
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1997122285
Publication number (International publication number)：1998312406
Application date： May. 13, 1997
Publication date： Nov. 24, 1998
Summary：

【要約】【課題】 CMOS集積回路の故障箇所を短時間で推定する集積回路の故障診断装置を提供する。また、本発明の他の目的はCMOS集積回路の故障箇所を正確に指摘し、製品の信頼性向上を図る。【解決手段】 まず、被試験デバイスの動作を回路配線単位でシミュレーションし、被試験デバイスの機能テスト及びIDDQテストを行う。次に、被試験デバイスの全ての回路配線情報からなる故障候補集合の初期値を作成し機能テストで不良が検出されたときは処理を中止し、機能テストで不良が検出されないときは、IDDQテストで不良が検出されない入出力信号情報毎に対応する回路配線情報を故障候補集合の初期値からそれぞれ除き、残りの回路配線情報からなる故障候補集合を被試験デバイスの故障箇所として出力する。

Claim (excerpt)：

被試験デバイスであるCMOS集積回路の故障箇所を推定する集積回路の故障診断装置であって、前記被試験デバイスの回路の構成情報が予め格納される回路データ格納ユニットと、前記被試験デバイスを試験するためのテストパタンである少なくとも1つの入出力信号情報が予め格納されるテストベクトル格納ユニットと、前記被試験デバイスを試験するための試験条件が予め格納されるテストプログラム格納ユニットと、前記回路データ格納ユニット、前記テストベクトル格納ユニット、及び前記テストプログラム格納ユニットに格納された情報に基づいて、前記被試験デバイスの動作を回路配線単位でシミュレーションするスイッチレベルシミュレータと、前記スイッチレベルシミュレータのシミュレーション結果が格納されるシミュレーション結果格納ユニットと、前記テストベクトル格納ユニット、及び前記テストプログラム格納ユニットに格納された情報に基づいて前記被試験デバイスの機能テスト及びIDDQテストを行うテスタと、前記テスタのテスト結果が格納される試験結果格納ユニットと、前記被試験デバイスの全ての回路配線情報からなる故障候補集合の初期値を作成し、前記機能テストで不良が検出されたときは処理を中止し、前記機能テストで不良が検出されないときは、前記IDDQテストで不良が検出されない前記入出力信号情報毎に対応する回路配線情報を前記故障候補集合の初期値からそれぞれ除き、該回路配線情報を除いた残りの回路配線情報からなる故障候補集合を前記被試験デバイスの故障箇所として出力する故障判定ユニットと、前記故障判定ユニットから出力される故障箇所を表示する出力装置と、を有することを特徴とする集積回路の故障診断装置。

IPC (3)：

G06F 17/50 ,  G01R 31/28 ,  H01L 21/82

FI (3)：

G06F 15/60 672 D ,  G01R 31/28 F ,  H01L 21/82 T