Pat

J-GLOBAL ID：200903075589782939

表示装置用アレイ基板及びその製造方法

Inventor： 林 央晶
Applicant, Patent owner： 株式会社東芝
Agent (1)： 蔦田 璋子 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995258627
Publication number (International publication number)：1997101542
Application date： Oct. 05, 1995
Publication date： Apr. 15, 1997
Summary：

【要約】【課題】 高精細化に対しても配線間の交差領域における容量変動が低減でき、良好な表示特性が確保できる表示装置用アレイ基板及びその製造方法を提供する。【解決手段】 基板(101) 上に配置される走査線(111) と,この上に配置される第1絶縁膜(115) ,この上に配置される半導体膜(120) ,半導体膜(120) に電気的に接続されるソース電極(126b)及びドレイン電極(126a)とを含む薄膜トランジスタと、ドレイン電極(126a)から導出されて走査線(111) と略直交する交差領域を含む信号線(110) と、ソース電極(126b)と電気的に接続される画素電極(131)とを備えた表示装置用アレイ基板(100) であって、画素電極(131) は少なくとも信号線(110) 上に配置される第2絶縁膜(127) を介して配置され、且つ走査線(111) と信号線(110) との交差領域において信号線(110) の輪郭に一致する半導体層(120) が介在され、ゲート電極及び走査線(111)の最上層には、画素電極(131) と同一材料よりなるシールド層(150) が設けられ、シールド層(150) は、コンタクトホール(152) を介して、走査線(111) と電気的に接続されている。

Claim (excerpt)：

基板上に配置される走査線と,この上に配置される第1絶縁膜,この上に配置される半導体膜,前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する交差領域を含む信号線と、前記ソース電極と電気的に接続される画素電極とを備えた表示装置用アレイ基板において、前記画素電極は少なくとも前記信号線上に配置される第2絶縁膜を介して配置され、且つ、前記薄膜トランジスタのチャネル領域上に位置する前記第2絶縁膜上に前記画素電極と同一の材料でシールド層を配置し、前記シールド層は前記画素電極と絶縁した状態で配置されたことを特徴とする表示装置用アレイ基板。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786

FI (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/78 623 A