Pat

J-GLOBAL ID：200903075611151107

半導体装置の製造方法

Inventor： 渡部 卓哉 ,  ▲広▼田 四郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991339036
Publication number (International publication number)：1993175192
Application date： Dec. 20, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 絶縁基板上に設ける配線の形成方法に関し,基板と金属層との密着性を強固にして,イオンエッチングによりパターニングすることを目的とする。【構成】 絶縁基板1表面に,非晶質シリコン及び多結晶シリコンのうちの何れかからなるシリコン層2を堆積する工程と,シリコン層2表面に導電性の金属層3を堆積する工程と,金属層3及びシリコン層2を同時に選択的にイオンエッチングして配線パターン6を形成する工程とを有して構成する。

Claim (excerpt)：

絶縁基板(1)表面に,非晶質シリコン及び多結晶シリコンのうちの何れかからなるシリコン層(2)を堆積する工程と,該シリコン層(2)表面に導電性の金属層(3)を堆積する工程と,該金属層(3)及び該シリコン層(2)を同時に選択的にイオンエッチングして配線パターン(6)を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3205 ,  G02F 1/1343 ,  G02F 1/136 500 ,  H01L 29/784

FI (2)：

H01L 21/88 B ,  H01L 29/78 311 A

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭61-035564
  
• 特開平3-283450
  
• 特開昭64-020642
  
• 特開昭49-080981