Pat
J-GLOBAL ID:200903075727798272

表示画素回路

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):2001147960
Publication number (International publication number):2002341790
Application date: May. 17, 2001
Publication date: Nov. 29, 2002
Summary:
【要約】【課題】開口率を低下させること無くクロストークを低減する。【解決手段】表示画素回路は第1および第2電源線と、有機EL素子16と、第1および第2電源線間で有機EL素子16と直列に接続され有機EL素子16に駆動電流を供給する駆動トランジスタと、この駆動トランジスタを制御する駆動制御回路とを備える。特に、駆動制御回路は映像信号を供給する信号線12、信号線12上の映像信号の電圧を駆動トランジスタのゲート電極Gに選択的に印加する画素スイッチ、駆動トランジスタのゲート電極Gに印加される映像信号の電圧を保持し画素スイッチが非導通である間に映像信号の電圧をゲート電極Gに印加するキャパシタ、および駆動トランジスタのゲート電極Gおよび信号線12に絶縁膜を介して重なるように形成され画素スイッチ13が非導通であるときに電位変化しない配線層PLを含む。
Claim (excerpt):
第1および第2電源線と、駆動電流に対応した輝度で発光する発光素子と、前記第1および第2電源線間で前記発光素子と直列に接続され前記発光素子に駆動電流を供給する駆動トランジスタと、この駆動トランジスタを制御する駆動制御回路とを備え、前記駆動制御回路は映像信号を供給する信号線、前記信号線上の映像信号の電圧を前記駆動トランジスタのゲート電極に選択的に印加する画素スイッチ、前記画素スイッチを介して前記駆動トランジスタのゲート電極に印加される映像信号の電圧を保持し前記画素スイッチが非導通である間に映像信号の電圧を前記駆動トランジスタのゲート電極に印加するキャパシタ、および前記駆動トランジスタのゲート電極および前記信号線に絶縁膜を介して重なるように形成され前記画素スイッチが非導通であるときに電位変化しない配線層を含むことを特徴とする表示画素回路。
IPC (9):
G09F 9/30 338 ,  G09F 9/30 365 ,  G09G 3/20 611 ,  G09G 3/20 621 ,  G09G 3/20 624 ,  G09G 3/20 680 ,  G09G 3/30 ,  H05B 33/08 ,  H05B 33/14
FI (9):
G09F 9/30 338 ,  G09F 9/30 365 Z ,  G09G 3/20 611 D ,  G09G 3/20 621 M ,  G09G 3/20 624 B ,  G09G 3/20 680 G ,  G09G 3/30 J ,  H05B 33/08 ,  H05B 33/14 A
F-Term (34):
3K007AB02 ,  3K007BA06 ,  3K007DA01 ,  3K007DB03 ,  3K007EB00 ,  3K007GA04 ,  5C080AA06 ,  5C080BB05 ,  5C080CC03 ,  5C080DD10 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ03 ,  5C080JJ06 ,  5C094AA09 ,  5C094AA10 ,  5C094AA48 ,  5C094AA53 ,  5C094BA03 ,  5C094BA27 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GA10

Return to Previous Page