Pat
J-GLOBAL ID：200903075797554850
埋込み構造半導体レーザの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1991172059
Publication number (International publication number)：1993021891
Application date： Jul. 12, 1991
Publication date： Jan. 29, 1993
Summary：
【要約】〔目的〕 埋込み層の平坦性を実現し、高性能な半導体レーザが製作できる半導体レーザ製造方法を提供する。〔構成〕 n形InP半導体基板1または該基板1上にバッファ層1bが形成されている基板上に、活性層2、p形InPクラッド層3を堆積し、前記クラッド層3、活性層2もしくはバッファ層1bを選択的にエッチングしてメサ構造を形成し、該メサ構造以外の領域をp形InP電流ブロック層5及びVI族ドーパントを用いたn形InP電流閉じ込め層6で埋込み、電流狭窄及び光閉じ込め層を形成し、該基板全面にp形InPクラッド層7とp形キャップ層8を堆積する半導体レーザの製造方法である。〔効果〕 レーザ特性の均一性,制御性を向上することができ、さらに、レーザ製作の歩留まりを向上することができる。
Claim (excerpt)：
n形InP半導体基板上または該基板上にn形InPバッファ層が形成されている基板上に、活性層とp形InPクラッド層を堆積する工程と、該基板表面をストライプ状にマスクし、前記クラッド層,活性層,バッファ層または当該半導体基板を選択的にエッチングしてメサ構造を形成する工程と、該メサ構造上面のマスクを用いてメサ構造以外の領域をp形InP電流ブロック層及びVI族ドーパントを用いたn形InP電流閉じ込め層で埋込み、電流狭窄及び光閉じ込め層を形成する工程と、メサ構造上面のマスクを除去し、該基板全面にp形InPクラッド層とp形キャップ層を堆積する工程を備えたことを特徴とする半導体レーザの製造方法。
Patent cited by the Patent：
Return to Previous Page
