Pat

J-GLOBAL ID：200903075851005876

半導体装置の製造方法

Inventor： 中川 健二 ,  塩谷 喜美 ,  福田 哲生 ,  日数谷 健一
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1998371364
Publication number (International publication number)：2000195945
Application date： Dec. 25, 1998
Publication date： Jul. 14, 2000
Summary：

【要約】【課題】フィールド絶縁膜の形成工程を含む半導体装置装置の製造方法に関し、素子の劣化を防止するフィールド絶縁膜の形成を可能にし、また、フィールド酸化膜の平坦化を可能にすること。【解決手段】半導体基板21の上に第1の酸化膜22を形成する工程と、半導体基板21のうち活性領域上の第1の酸化膜22を除去して開口22aを形成する工程と、開口22aを通して半導体基板21にバッファー酸化膜25を形成する工程と、バッファ酸化膜25の上と第1の酸化膜22の上にシリコン窒化膜26,31を形成する工程と、シリコン窒化膜26,31をパターニングして少なくともバッファー層25の上に選択的に残す工程と、シリコン窒化膜26,31に覆われない領域の半導体基板21を酸化してフィールド酸化膜28,33を形成する工程とを有することを含む。

Claim (excerpt)：

半導体基板の上に第1の酸化膜を形成する工程と、前記半導体基板のうち活性領域上の前記第1の酸化膜を除去して開口を形成する工程と、前記開口中の前記半導体基板上にバッファー酸化膜を形成する工程と、前記バッファ酸化膜の上と前記第1の酸化膜の上にシリコン窒化膜を形成する工程と、前記シリコン窒化膜をパターニングして少なくとも前記バッファー層の上に選択的に残す工程と、前記シリコン窒化膜に覆われない領域の前記半導体基板を酸化してフィールド酸化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/762 ,  H01L 29/78

FI (2)：

H01L 21/76 D ,  H01L 29/78 301 R

F-Term (26)：

5F032AA13 ,  5F032AA34 ,  5F032AA36 ,  5F032AA44 ,  5F032AA49 ,  5F032AA70 ,  5F032CA17 ,  5F032DA02 ,  5F032DA09 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA78 ,  5F040DA15 ,  5F040DA19 ,  5F040DB01 ,  5F040DC01 ,  5F040EK01 ,  5F040EK05 ,  5F040FC02 ,  5F040FC10 ,  5F040FC21 ,  5F040FC27