Pat
J-GLOBAL ID：200903075863899848
薄膜半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1992200199
Publication number (International publication number)：1994021454
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：
【要約】【目的】 CMOSFETの占有面積を小さくし、より一層微細化する。【構成】 インバータ動作ではnチャネルトランジスタ用半導体層のドレイン領域をp型不純物領域(またはpチャネルトランジスタ用半導体層のドレイン領域をn型不純物領域)としても何ら支障がないことに着目し、pチャネルトランジスタ用半導体層とnチャネルトランジスタ用半導体層の各一部を共有化し、この共有部分をp型(またはn型)不純物領域からなる共通ドレイン領域25とした。すなわち、CMOSFET用の1つの半導体層22は、左側から右側に向かって順に、p型不純物領域からなるpチャネルトランジスタ用のソース領域23、pチャネルトランジスタ用のチャネル領域24、p型不純物領域からなる共通ドレイン領域25、nチャネルトランジスタ用のチャネル領域26、n型不純物領域からなるnチャネルトランジスタ用のソース領域27とされている。
Claim (excerpt)：
pチャネルトランジスタ用半導体層の一部とnチャネルトランジスタ用半導体層の一部とを共有化し、この共有部分をp型またはn型不純物領域からなる共通ドレイン領域としたことを特徴とする薄膜半導体装置。
IPC (2)：
H01L 29/784
, H01L 27/092
H01L 29/78 311 C
, H01L 27/08 321 E
