Pat

J-GLOBAL ID：200903076064643543

半導体集積回路装置の配置,配線方法

Inventor： 木村 慎一
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994166574
Publication number (International publication number)：1996030654
Application date： Jul. 19, 1994
Publication date： Feb. 02, 1996
Summary：

【要約】【目的】 計算機を利用した半導体集積回路装置の配置,配線方法で、各セルの配置,配線以降の変更で、半導体集積回路装置の論理変更を容易にする。【構成】 ブロック1内に複数のセルを配置して、ほぼ矩形状に並ぶセル列2を構成する。各セル列2のうち空き領域が生じて列長さの短いセル列があるときには、当該セル列の空き領域に、配線以降の変更で任意の論理回路を形成できる未使用のトランジスタ群3を予め配置しておく。これにより、ブロック1の面積を増大させることなしに、配線以降のガラスマスクの変更で、回路変更を容易に行うことができ、リードタイムの短縮と製造費用の削減ができる。特に未使用のトランジスタを均等位置に配置することで、配線長さが短くなり、配線関係も単純化される。

Claim (excerpt)：

複数のセルを搭載した半導体集積回路装置の配置,配線方法であって、上記複数のセルを矩形の複数のセル列として配置し、外形がほぼ矩形のブロックを形成するステップと、上記ステップで配置された各セル列のうち列長さが短いセル列の空き領域に、未使用のトランジスタ群を配置し、上記各セル列の列長さを揃えるステップとを備えたことを特徴とする半導体集積回路装置の配置,配線方法。