Pat

J-GLOBAL ID：200903076180888383

マイクロ・マスク

Inventor： ドナルド・マッカルパイン・ケニー
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993131883
Publication number (International publication number)：1994069419
Application date： Jun. 02, 1993
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 DRAMセルの記憶ノードに使用するため半導体構造の表面積を増加させるサブリソグラフ・リリーフ・イメージの形成を可能とする方法を提供する。【構成】 この方法はサブミクロン・サイズの要素からなるリリーフ・パターンを有する非平坦領域をその場所で形成するステップと、基板を選択的にエッチングするために、リリーフ・パターンをマスク層に転写して、リリーフ・パターンと等しい密度を有する比較的深いトレンチを形成するステップを含んでいる。ポリシリコン及び多孔性シリコンを使用して、サブミクロン・リリーフ・パターンを形成することができる。

Claim (excerpt)：

基板の表面に約20ないし1000オングストローム程度の寸法の不規則性を表面に有するリリーフ・パターンを含む非平坦領域を形成し、前記リリーフ・パターンを使用して前記非平坦領域上にマスク・パターンを形成して、その構成を決定し、マスク・パターンを使用して、前記基板にほぼ垂直なトレンチをエッチングするステップからなる寸法が数百ないし数千オングストロームの範囲の規則的なサブリソグラフ・パターンを形成する方法。

IPC (3)：

H01L 27/04 ,  G03F 1/08 ,  H01L 27/108

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-101261
  
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-293765   Applicant：ソニー株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-279529   Applicant：日本電気株式会社